PTT評價

Re: [心得] PCIe Maximum Payload Size與SSD效能問題

看板PC_Shopping標題Re: [心得] PCIe Maximum Payload Size與SSD效能問題作者
filiaslayers
(司馬雲)
時間推噓10 推:11 噓:1 →:24

原文太長了,恕刪

我看了一下我自己b550的版子的資訊,還有其它的人貼上來的圖
M.2 MPS要跑到512bytes應該跟有沒有wifi無關,純粹看主機版對pci-e的佈局
小的不是專門的,如果有錯還請指正orz

維基這邊寫到,pei-e通道除了直連,還有透過switch或是bridge方式連線
https://en.wikipedia.org/wiki/PCI_Express#/media/File:Example_PCI_Express_Topology.svg
用hwinfo可以看到下面有一堆pci-e bridge的裝置
(取自原po的圖)
https://imgur.com/5QkEIC5


由於直連的MPS不受影響,不然你顯卡就會跑在MPS 128bytes下了
所以表示不同的bridge應該也要是獨立的,因為各個birdge實際上也是直連
而像我的asus tuf b550m-plus wifi似乎也是這樣
(人在公司沒辦法截圖,這是之前截的,晚上再補圖片)
我的ax200跟USB3.0的裝置掛在不同的bridge底下
所以就算我有wifi,但我的usb3.0 host的MPS一樣是256bytes(圖片沒截到,晚上補)
https://imgur.com/vfYaMJS
應該說華碩這張版子很聰明的(?把低速的裝置都塞在pci-e x8的bus下
讓他不要跟其它的pci-e裝置打架
不過這張版子可裝兩個m.2的ssd,一個是pci-e4.0 X4,一個pci-e3.0 X4
我看hwinfo似乎是pci-e3.0的跟wifi, usb2.0放在一起
而pci-e4.0的則放在獨立的bridge下,不過我手上沒有nvme的裝置可以測試
如果有版友剛好是這張的還請幫忙佐證一下
但理論上應該是可以跑在MPS 512bytes下才對

至於C大貼intel的cpu情況,我發現intel的主機版pci-e用的很大方
(取自Clavius大的圖片)
https://imgur.com/a/GcwXZp9
人家AMD一個bus底下掛了一堆裝置
intel則幾乎是一個裝置就掛在一個root port下
我是查到這篇 https://www.cgdirector.com/guide-to-pcie-lanes/
intel的chipset隨便都給到24條pci-e3.0 lanes
amd就算是x570才16條,更不用說b550才少少的10條lanes
應該是這原因才導致amd會有大雜燴的情況
看C大的hwinfo,寫PCH-H的應該就是從晶片組拉的
幾乎是一個裝置對應一個root port,lanes多就是爽XD
所以幾乎沒有什麼MPS打架的情況

所以重點應該還是在主機版怎麼使用pci-e lanes
像amd這種pci-e給的少的就很容易有雷,高低速裝置放在同一個bridge下就大暴死
而intel這種光晶片組就給你24條lanes爽爽用的
除非主機版廠商太智障,不然應該很難雷啦

目前看下來就是這樣啦
如果有錯還請鞭小力一點orz

--

※ PTT 留言評論
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 60.251.130.156 (臺灣)
※ 文章網址: https://www.ptt.cc/PC_Shopping/M.1625025184.A.272

bianbao 06/30 12:03看不懂你到底在寫啥

Clavius 06/30 12:08所以不同樹的不會互相影響,同一條

Clavius 06/30 12:08底下的會。xD

對XD 像原po y大,你看他截的圖片,全部都是同一個bridge底的裝置,MPS當然都是128bytes 但如果廠商把M.2放在其它的bridge底下的話,那MPS就不一定是128bytes了

franchy 06/30 12:18CPU通道少 元件吃同個通道機高=暴死

Lukesky 06/30 12:37我是B550M TUF沒wifi的版本

Lukesky 06/30 12:37我有額外插AX200 M2-2就變成128了

Lukesky 06/30 12:38https://i.imgur.com/wkowcUa.png

Lukesky 06/30 12:38左邊拔掉 右邊插回去 感覺沒差多少

Lukesky 06/30 12:39或許是因為SN550 500G不夠好吧

M2-2是其它裝置共用X8的bus 你要插M2-1,那才是獨立的pci-e bridge

Lukesky 06/30 12:42我知道 不過sn550插直通那邊感覺很

Lukesky 06/30 12:42浪費啊

你空著不是更浪費嗎www

Fortis931 06/30 12:44不是A粉 但X570 16 lanes 可是 4.0

4.0但只有16條沒屁用啊,難道usb3.0的速度比2.0快10倍 你可以把usb3.0當10個2.0用嗎? 今天卡的是MPS,又不是卡頻寬

Fortis931 06/30 12:44你到底在寫啥

※ 編輯: filiaslayers (60.251.130.156 臺灣), 06/30/2021 12:47:51

smallreader 06/30 12:50SN550不會跑到3.0滿速,當然差異小

kaj1983 06/30 12:57有點懂又有點不懂...

kaj1983 06/30 12:58如果可以選擇一個root分配一個裝置

kaj1983 06/30 12:59那完全可以實現配速分流才對啊

kaj1983 06/30 13:01這樣就不會卡到io的速度了

smallreader 06/30 13:02https://i.imgur.com/9aX7GU9.png

smallreader 06/30 13:02準確來說是這個switch下游的X570

smallreader 06/30 13:02晶片及連接的通道都要取最大公因數

NoobCV 06/30 13:0316條4.0又不能變32條3.0 :P

smallreader 06/30 13:06https://i.imgur.com/GjRe85l.jpg

你搞錯了orz,我說我的USB3.0 MPS跑在256bytes不在這張圖 他這裡是usb2.0的hub, MPS也是128bytes 所以這個bridge下的MPS全部是128bytes 3.0的控制器在別的bridge下,圖我回家再補

smallreader 06/30 13:06filia的也是從這個switch以下才128

smallreader 06/30 13:06而並排的USB hub仍跑在256。

smallreader 06/30 13:08第一層的bridge能讓各通道MPS獨立

smallreader 06/30 13:09下一層的switch才出現MPS要統一

smallreader 06/30 13:18不意外晶片組下第一個x4是SSD 限128

bianbao 06/30 14:43他根本就不知道他在寫什麼

bianbao 06/30 14:43跟他說那麼多也是沒用

smallreader 06/30 15:20搞錯了,我看我上面的SATA跟USB是128

smallreader 06/30 15:20所以是同一個bridge下取最大公因數

smallreader 06/30 15:21各個root port才是獨立的這樣

對,就是這樣,我文內也是這樣說的

YukiPhoenix 06/30 16:29以後A板買之前還要看PCIe lanes怎麼

YukiPhoenix 06/30 16:29切了...

是...不懂為什麼b550晶片組給這麼少,10條連intel的一半都不到orz

※ 編輯: filiaslayers (60.251.130.156 臺灣), 06/30/2021 16:58:53

bianbao 06/30 17:07B560 最好有好到哪裡去啦?