[心得] 數位IC設計面試心得
(代PO)
手機排版傷眼請見諒
近期面試了多個數位IC設計的職位
常受惠於ptt 的資訊,因此決定來回饋一下
以下幾乎為板上經常拿來比較的那幾間公司所問的題目
1. 設計出一個Deglitch filter,將1 cycle和2 cycle的pulse濾除,並讓3 cycle或3 cycle以上的pulse通過(用verilog code 寫出來)
2. 用2對1 MUX,以及1跟0畫出XOR閘
3. if else/三元運算子/case所合成出來的電路有何差異
4. 說明blocking & non-blocking差異
5. 說明setup time & hold time定義,並以T_setup, T_hold, T_period, T_latency這幾個參數用不等式表示在setup/hold time中的關係
6. 為什麼要滿足setup time & hold time
7. 什麼是亞穩態(通常接續上一題)
8. 亞穩態在stable後值會stable在1或0
9. 若發生setup time & hold time violation分別該怎麼處理
10. 在CDC中如何避免亞穩態
11. 2 flip flop跟3 flip flop有什麼差別
12. 從快domain(100MHz)傳到慢domain (10MHz)該用什麼方式處理?若快domain傳送一個週期的pulse,慢domain也要是一個週期的pulse又該怎麼處理?
13. 針對做過的案子提出問題,例如:面積還能怎麼優化、怎麼做power gating、新增feature後整個路徑的timing要怎麼去處理、RTL simulation環境怎麼跑、如何確認模擬結果是正確的?
14. 針對FPGA合成提出問題,例如:合成環境、timing report check、FPGA simulation怎麼做、硬體環境是什麼?
以上的setup time & hold time 以及CDC問題基本上是每場面試必問。
最後祝大家身體健康,職涯順利。
--
推
蠻基本的問題
硬體就是輕鬆 不用刷題
推
刷題至少有考古參考 硬體沒題庫要參考啥?
硬體白版題題庫無上限 從實例到理論 類比更是有趣
推哦
推
跟我面試時的題目87趴像
推
推一個
推
好簡單欸 大學生都會
推
推推
面試官:我又要重新想題目了啦!
軟體面試很多又不只考刷題...有的是直接叫你實作一
個小功能,就算刷題也很多沒考古的
只能說各有各的難處,只是軟體面試煩得是要花很多
時間額外準備沒辦法說面就面
謝謝分享,有分享就該推
之前面試遇到的也87%像
這些列的都是基本觀念 做過HW designer都會知道
剛畢業的還是需要準備一下基本問答(async.meta sta
ble.STA.TMAX.low power..)
最近收到google HR的來信 直接說不考coding
2 4 5 6 9 這幾題我會....其他都不會QQ
其實有幾題我也要想一下,不過平常我知道誰會就好X
D 但感謝分享。有些google面試也會問...
都是經典考題 謝謝分享
長見的應該還有除頻器之類的簡單電路
除頻器狂考+1 MNR三間都問
基本歸基本 7~11真的實務上遇過好幾個人不會
推 謝謝分享
51
[請益] 非本科數位ic求職請益各位先進好, 小弟四大機械學碩畢業,目前服役中。 碩士論文偏機電系統建立、機構設計等內容,畢業後有感於機構與理想工作不符,本身考 研有讀電子學,所以想說往數位ic設計發展。 服役期間用ocw自學數位邏輯設計,用網路資源學verilog,32
[心得] 數位ic面試心得最近大徵才, 阿肥我也趁著這次機會面了許多家公司 平常受惠於 PTT & dcard, 因此就來 PO 個面試心得文 以下都是一線IC廠有問到我的問題 就不區分公司了 背景: 混血四大電資碩- 這邊不針對效能,也不針對說階層太多,應該用什麼方式重構之類的 只是看到有人提到巢狀的三元運算子,閱讀性太差,應該改回用if else寫 我只是好奇兩者的可讀性有差很多嗎? 以下只是舉例,不是指實務上會真的這樣寫 (1) 三元運算子:
12
[心得] 數位IC面試題目分享有個朋友在美國工作 豬屎屋RD經驗約8年 電機碩畢 好像因為想要拚看看更高職等跑去面試別家 雖然我覺得他現在已經領很多了 好眼紅XD 不囉嗦上試題 1. 請解釋Vt 對功耗的影響以及為什麼10
[心得]數位IC面試心得各位前輩好,之前在科技版獲得非常多資訊,希望能幫助到跟我一樣剛畢業的新鮮人! 背景:四大電學碩畢新鮮人 目標:數位IC設計工程師 研替 時間為一月到二月(2021) 以下為面試經驗6
Re: [討論] GPU加速Transistor層的模擬器1. 你所描述的聽起來不是 transistor 層模擬,而是邏輯閘層次的模擬。Transistor 模 擬是指像 spice 那樣模擬時間 vs 電流之類的類比計算,就像用工具幫你做 smith 電子 學習題這樣。 2. 你內文裡面比較「cpu 指令層」, 「cycle-accurate」,「邏輯閘層」模擬,提到哪些 運算量比較大,哪些比較準,這些都是 ic 設計常識。一般公司的設計流程,在設計晶片