Re: [討論] 入行門檻最低的是驗證嗎?

對於新鮮人來說,
問Systemverilog, UVM, SVA沒有鑑別度,
因為根本不會.
所以問OOP, 資料結構, 基礎數位設計,
問點計算機結構, 演算法....
聊一下論文內容和印象深刻的專題,
看看能不能找到有基礎程式設計能力
邏輯清楚又有意願的進來訓練
所以看起來的確像是原Po 說的好入門.

稍有工作經驗之後,
Systemverilog, UVM 就可以問的你不要不要的,
說會SVA 一定會有機會讓你寫寫看,
其他像是 testbench 架構,
constrained random 概念,
coverage driven 概念,
debug 經驗, regression 經驗...
如果不是真的有在訓練良好的團隊磨過,
應該會覺得很難過.

大概是這個狀況

※ 引述《PPTplayer (PPTplayer)》之銘言：
: 數位驗證在科技業有越來越重要的趨勢
: 使用的工具、程式語言不外乎是SystemVerilog, UVM, Formal等等
: 還有一點自動化的工具，例如Perl, Tcl
: 不過這些東西大多要就業才會碰到，學校、資策會或自強都很少學
: 以新鮮人來說，面試下來即使一線dv(螃蟹、發哥)考的東西也不難
: 頂多簡單的Verilog或C++ class
: 連資料結構都沒有，軟韌考的還比較難
: 數位驗證是不是科技業最好入門的職位? 即使非電資都有機會
: 發展性、出路甚至不輸給FW

--