Re: [情報] Intel 60核XEON官方曝照:天生殘血版
※ 引述《ultra120 (原廠打手 !!!)》之銘言:
: 日前Intel公佈了XEON處理器路線圖,今年第一季交付Sapphire Rapids,製程
: 架構都與12代Core同款(當然只有大核),支援八通道DDR4、PCIe 5.0
: 可選整合最多64GB HBM2e記憶體
: ISSCC 2022國際固態電路大會上Intel又大方地公佈了Sapphire Rapids的內核照
: 結構簡圖,晶片大神Locuza則據此進行分析對每個模組都做了標注。
: 這次終於明確了Sapphire Rapids的核心數量,實際開啟的確實是56個
: 但原生並非64個,而是60個。Sapphire Rapids採用小晶片封裝
: 內部整合四個Die彼此透過EMIB橋接互連。
: 根據官方核心照,其中一塊並非CPU核心,而是記憶體控制器單元
: 和旁邊的記憶體PHY實體層相連,實際上每個Die是15個核心(開啟14個)
: 同樣是小晶片,Intel、AMD走的是不同路線。AMD單獨將I/O部分做成了一個Die晶片
: Intel則是每個Die晶片都是完整的,包括所有必要模組
: 甚至單獨拿出來都可以做一顆處理器,這樣劃分不同型號更為簡單
: 每個CPU核心有1.875MB L3,整個處理器共計112.5MB,實際開啟105MB。
: PCIe 5.0與新的CXL 1.1標準高速匯流排打通,基本彼此對等,共有128條
: 另外UPI互連匯流排共計96條,但不知道是否全部開啟
: 記憶體通道每個Die 128-bit,如果加上ECC糾錯就是160-bit。Sapphire Rapids
: 還整合了多種加速器,已經可以找到的有DSA(資料流程加速器)
: QAT(快速助手技術)、DLBoost 2.0。
: https://www.cnbeta.com/articles/tech/1239197.htm
: XF編譯
: https://www.xfastest.com/thread-259310-1-1.html
: https://i.imgur.com/wTlskrp.jpg
SPR跟AMD的Naples不一樣,Naples有跨die延遲的問題,SPR沒有。SPR算是i皇展示膠應該怎麼黏。
SPR真的是技術,性能都是一流的,壓制Milan完全沒問題。但,重點來了,那是要賣多少錢?
這真是尷尬問題。Milan io die 約412mm,zen3約80mmx8(640mm)=約1056mm。spr雖然還沒公開,但猜測約460mm一顆,整顆1800+mm(ISSCC剛透漏,小於400mm一顆,整顆小於1600mm)。
SPR在成本上高Milan太多,以後Genoa Vs EMR也會有成本優勢。SPR有NUMA的優勢,有amx....的優勢,但在HyperScaler的眼裡這都不重要,價錢成本Milan>SPR。
怎麼辦?拼價錢i皇是沒問題,但Pat改戰略。i皇要主打企業,政府,hpc市場,在服務上,在供貨上,在運算性能上i皇可以取得優勢的地方。HyperScaler沒有放棄,但不拼到底。
AMD不會出新的HEDT因為供貨不足,那i皇就會出新的工作站cpu來搶這個市場。講起來,有競爭還是對消費者有利。
--------------------------------------------------
那GNR延到2024年是怎麼回事呢?我想大家應該都知道是GG的鍋了吧
聽到的傳聞是,n3真是精彩絕倫的XX(L大明示很久了),水果行說銘謝在心但不採用。GG急忙趕出n3e給水果行,但不知趕不趕的上a17的時程。
GNR團隊跟Pat說,n3水果行不能用,我們也很難。n3e時程已經很晚了,也不曉得會不會是水果行專用製程。AMD用n3同樣有問題。
怎麼辦?Raja苦瓜子臉但心裡暗爽的吃下n3製程來做gpu。所以才有n3是i皇包下來的傳聞。
GNR就延到2024用intel3製程。Zen5就不 知是延遲或採n4p方案。
--
我知道,Pat在下很大的一盤棋對不
對
好東西當然要賣高價啊
n3有這麼慘喔 不是應該輪到比較強的
團隊負責的嗎 本來以為是n5爆炸
不要瞎掰好嗎= =
請認明外有一個圓圈 裡面寫一字黃字
才是咱的英特爾純種膠水
我看倒像是一盤綠豆糕
n3問題傳很久了,但GNR棄n3又延遲實
在不符合i皇利益。這兩天推特引爆
n3的討論。
GG每次新製程都有良率卡的傳聞
但過一陣子就會看到輪班星人爆
兵 猛拉曲線
台積電3nm明年第一季才量產
製程已經越來越難做了出現良率問題
很正常
跨die沒延遲是在說啥毀...
I粉真會甩鍋呢
跨die沒延遲不可能拉 不過這用emib
+ mesh 比EPYC 1代好不少應該是真的
承認訂價很尷尬這點給推
傳聞蘇媽下半年還會再漲一次,i皇Se
rver市佔下降的速度可望趨緩
I自己愛畫大餅最後延遲 死性不改
輪班星人再怎麼厲害也會良率難解
G叔:那真是太諷刺了庫克
SPR支援的加速中,最有競爭力應該是
AI加速,在小規模AI運算,效率不輸A
100,等到2024i皇的MCM成熟,和GPGP
U一起搭售,效果會更好
Pat在下一盤很大的五子棋
每次最喜歡的事情就是當吃瓜群眾來
看這版一堆人爆的八卦
不過AI晶片市場發展也是有隱憂,以I
lya Sutskever為首的研究者很擔心AI
可能已經有了意識,或許未來將迎來
監管
當然Memory Centric 晶片也是i皇目
標之一,尤其先進封裝更是其強項,D
NN和CNN及SNN運算這些領域,pat也要
吃下來
台積電3奈米備妥多案不斷修正
n3, n3e, n3b版本。傳言全面爆發
跨die沒延遲是用上超導體線嗎?
目標是正常的mesh延遲。emib的面積
都快20%(中間十字),延遲大那真的是
賠了夫人又折兵
你到底在說啥?你到底知不知道延遲
是怎樣估出來的?
這年頭的CPU隨便就4Ghz甚至5Ghz起跳
你自己算一下那中間延遲至少要幾個
cycle才符合基本的電路和電磁設計原
則。這還不包含實際設計上的其他考
量預留的margin。實務上過個die幾十
甚至幾百cycle都是很正常的好嗎。
spr是server,沒有4ghz或5ghz。
幾百個cycle幹麼要emib占20%die。
3dvcache也是跨die,也沒多幾十cycl
懶得跟你吵了...看起來是連基本三電
都沒學過的
還真以為這年頭的cache controller
真像計結課本寫的一個hit的延遲一
兩個cycle喔...
沒延遲是不可能沒錯,這點是我的錯
但如何overlap延遲讓程式測起來相似
讓4顆die看起來像一顆是目標
我可沒講過GNR delay是因為n3,我
是說n3 high performance standard
cell library的帳面數字慘到跟牙
膏縮水後的7ff uhp std cell半斤八
兩而已
n3 hd的帳面數字可是比縮水版7ff高
40%,結果到high performance就變
成打平了?
我的zen5z變磚了,唉
兩家的精神股東天天拿hd的數字去互
戰,結果兩家的core都是用hp?所以
到底在戰什麼?
所以樓上意思是CPU製程 GG 3=i N7?
我說的intel 7ff的是在說intel 3,
我不太喜歡用新版的叫法就繼續用舊
版的
GNR delay的原因很複雜,但情況就
跟MTL一樣,原本是OCC然後變成RWC
,所以2024h1的GNR還是不是原本的G
NR呢?
打錯,是intel 4
leung大精準,我是故事化略細節。
GG的n3電晶體密度是273MTr/mm^2,而
intel 4為200MTr/mm^2,原來n3 HP的
密度降那麼多
GG N3跟intel4一樣不是合理的嗎?
intel 3目標是250MTr/mm^2,如果成
功量產,那就領先GG了
對哦,2020說Ocean Cove會在2023使
用7nm上市,ipc相比Golden Cove會提
升五成,現在不知道要跑那去了
OCC早就入土一年以上了
所以delay是I社自己搞的?
Redwood Cove應該也不會太差,畢竟J
K離職一陣子了,不可能完全按當時計
劃走
殘到拉低時脈都撐不住了喔
其實很好奇裡面都是intel工作嗎?
怎麼對Intel製程密度掌握度那麼高?
晶圓代工廠製程密度看看就好
很多都是水分
尼要查應該也查得到八.....沒啥意義
都是水分是從三星開始的,你要怪三
星,i皇只是提出電晶體邏輯密度來反
制
牙膏的密度不是披露過很多次了?自
己要當伸手黨又要質疑,所以怎麼不
去自己查一下?
的確是三星開始的,號稱閘極長度縮
小到如何如何,結果整體密度並沒有
冷靜啊... 兄弟
增進多少,漏電流還變嚴重
們
報導 有1/3真的 1/3錯的 另外1/3在
瞎猜 你們這樣內戰 把全部都更正了
覺得這樣不太好
i皇連顯卡都還生不出來
in靈戰車顯卡吹成這樣連個屁都沒,i
粉就繼續吹沒關係
下棋了,下棋了
Intel 3 2023 Q2量產
台積電 N3 2023 Q1量產
台積電領先Intel一個季度
依照oop的世界線
intel cpu明年就全面超過蘋果
同樣世界線的快點跟上一起存股惹
Rsu espp 成本低於市場吧
Intel不可能永遠落後是沒錯 只是最
近牙粉們已經把Pat變職業棋士了
他是去當CEO還是下大棋的啊
製程可能真的是永遠落後了,不過之
後關鍵在封裝不在製程,200MT再上
去就會非常困難了,不是用喊的就能
突破了
先幫intel哭哭
延遲一定有的 不然也不會搞sub numa
永遠落後??五年內就追上了,i皇可不
像三星還會被日本制裁,只有學習曲
線的問題
五年嗎 amd撈賽的時候五年股價剩1/3
intc 15壓身家賣房賣車 all in了啦
等明年Q4再買
笑死 明年超車水果行 oop你到底套在
哪個高點xd
30
Re: [情報] 又有新變數?傳英特爾將取消桌上型 Meteo這是Pat剛上任,發布的製程路線圖 i皇的簡報 Dr. Cutress的解讀24
Re: [情報] Geekbench曝光i7 12700沒K也能挑戰5800X有新的數據 這次是12700贏5800x(看起來應該是跟之前同一 台)。不過Geekbench是有名的爛,無參考價值,是跟UserBenchmark比爛的。還是要等R23的數據。23
Re: [情報] AMD Zen 4 Ryzen 確認提供整合顯示功能看了下來源圖片,AMD應該是找到了一個平衡點來做iGPU普及化 關鍵應該會是在iGPU到底會放哪 由於5nm的成本很高、目前7nm製程在良率上相對穩定、以及Navi2已經是7nm的情況下 我認為很大的可能會把iGPU跟著IOD做在一起 目前不論是I皇還有AMD的APU都是整合成一個Die (CPU、iGPU、I/O)16
[情報] AMD發表EPYC Milan 比i皇Xeon Gold快68%AMD在CES上的演講發表了第三代EPYC Milan,同時表示該處理器與競爭對手Intel Xeon Gold Cascade Lake CPU快68% AMD表示他們的EPYC Milan對標的是i皇Intel Xeon Gold 6258R10
[情報] 2-DIE Xeon? 下一代CPU SPR-SP照片流出寫在前面: Intel為了對飆AMD CPU的核心數 並不是第一次使用膠水(Cascade Lake-AP) 多了一個Die自然核心數,記憶體和PCIE通道數倍增 良率可能就...10
[閒聊] 12代的AVX-512有選項可以打開(MSI除外)除了MSI以外,其他3家都有這關掉小核可以打開AVX-512的選項。但Intel官方說法是沒這功能,在IC上就已經熔斷了。 AnandTech測試是跟SPR的AVX-512完全一樣(不意外)8
Re: [情報] i皇向蘋果下戰帖:12代12900HK超越M1 MaxJeff Wilcox, 水果的 Director of Mac System Architecture 剛剛回鍋Intel 他是8年前帶著一票人從Intel逃出(Brian Krzanich真是害i皇不淺)去水果行打造新Mac系統。 去年Rivos也帶走一批水果行的工程師,還有2019年的大失血,水果行已經掏空的差不多了。 本來Pat的預估是要2024/25年,i皇的cpu才會真正全面超越水果行,現在看來明年就可以提前達陣。
76
[請益] 高雄幫忙裝機店家推薦38
[情報] 站立式辦公桌真的有益健康嗎?英國研究53
[心得] 組裝完全靜音ITX主機超簡易心得11
[情報] X870I AORUS PRO ICE 售價/TK-0 海景ITX8
[請益] 螢幕 Benq RD320U vs EX3210U 價格差異1
[菜單] 20K舊機升級 顯卡+電供