Re: [情報]免費短期晶片設計實作班外加每月8000獎勵
之前朋友就對這個課程很有興趣
想請問未來會不會有數位驗證的課程?
數位驗證主要寫Systemverilog, UVM等等
都是Verilog跟OOP概念的延伸
而且一般數位驗證不太會看學歷
感覺更適合給不是本科系的新鮮人擔任
想請問貴班未來會有數位驗證的課程嗎?
--
※ PTT 留言評論
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 61.218.40.14 (臺灣)
※ PTT 網址
推
DV 易學難精,你想學啊,我教你
推
DV 不看學歷?
→
想問問哪家DV不看學歷?
推
我們就專注上IC設計。
→
有 可以驗證
推
哪家DV不看學歷
22
首Po課程名稱:晶片設計與實作班 (29歲以下,全程免費,且每個月上課時數滿100小時,出席率90%以上,每個月可領8000 獎勵金) 參訓資格:18-29歲,參訓期間無勞保狀態,無日間部學生狀態(依勞動署規定)。 報名名額: 40名,額滿為止。2
幾個常見問題統一回答一下: 1. 29歲以上請mail報名,爭取企業贊助免費名額,1月底開訓前面試。 2. 該課程訓練計畫主要規劃給沒有在工作/待業中的青年,所以一定不能有在職身分,勞 保在開訓前必須退保。惟目前仍在保的還是可以報名,但2/1前一定得退保。 3. 一定要先行至台灣就業通網頁登錄、並且查詢[晶片設計與實作班],完成線上3
因為勞動署報名網站遇農曆過年,今天重新開放,報名延長至1/31。 因為長庚大學宿舍寒假整修,住宿可從2/12開始住。 住宿每週520元。 通勤的同學,學校周圍可以停車。 捷運搭至A7站、或搭泛航、三重客運皆可到校。4
配合學校宿舍配電盤換修,整棟宿舍清空,2/12方能入住。 開訓日期延後至2/13,報名日期延後至2/8。相關日程調整如下: 開訓日期:112 年 2 月 13 日 (星期一) 結訓日期:112 年 4 月 9 日 (星期日) 報名:1
首Po課程名稱:晶片設計與實作班 (29歲以下,全程免費,且每個月上課時數滿100小時, 出席率90%以上,每個月可領8000獎勵金) 參訓資格:18-29歲,參訓期間無勞保狀態,無日間部學生狀態(依勞動署規定)。 報名名額: 40名,額滿為止。 (28歲以上、仍在學之同學僅能自費參與,將提供10名IC設計業界全額贊助名額(上限),3
首Po課程名稱:晶片設計與實作班 (29歲以下,全程免費,且每個月上課時數滿100小時, 出席率90%以上,每個月可領8000獎勵金) 參訓資格:18-29歲,參訓期間無勞保狀態,無日間部學生狀態(依勞動署規定)。 報名名額: 40名,額滿為止。 (28歲以上、仍在學之同學僅能自費參與,將提供5名IC設計業界全額贊助名額(上限),
36
[請益] 非本科系與ICS的距離各位年收300萬先進們好! 小弟是純血四大光電慘業研究所碩一學生,研究室的方向主要是半導體元件製程跟模擬 因為看著實驗室學長姐每一個都進GG感覺背脊一涼…可以預想到那應該不是我想要的生活 雖然我知道一定被噴…但想請問假如想半路出家往數位IC領域前進的話,藉由修課補足之 前缺少的知識是否可行~32
[請益] 關於數位IC設計各位百萬年薪的學長姐們好 小弟今年要上研究所 主要是想做數位ic有關的 想在這之前先學一些東西 但礙於原本的學校似乎都沒開有關數位的課程 想問一下這兩門課的內容對於數位23
[討論] 入行門檻最低的是驗證嗎?數位驗證在科技業有越來越重要的趨勢 使用的工具、程式語言不外乎是SystemVerilog, UVM, Formal等等 還有一點自動化的工具,例如Perl, Tcl 不過這些東西大多要就業才會碰到,學校、資策會或自強都很少學 以新鮮人來說,面試下來即使一線dv(螃蟹、發哥)考的東西也不難17
[討論] 自強基金會學的東西會被業界接受嗎?常常看到版上有人推薦自強基金會的課程 例如什麼IC design、Layout等等 不過很好奇這些課程會被業界接受? 如果想做數位IC驗證,像是建UVM、Assert System Verilog、OOP programming等等 有辦法在自強基金會學然後到業界應徵嗎?11
[問題] 數位銀行開戶不好意思想請問一下 因為最近打算開始存錢 有研究了一下數位銀行 目前打算在ileo或者是大戶之間選一個開戶 但是我目前只有郵局的帳戶11
[請益] 研替offer請益代PO 小弟桃園某國立大學EE畢業 以下有幾個研替offer選擇,想聽聽大家的建議,謝謝 1. 円星科技: 數位IC Design 內容: 主力高速介面designer,應該是滿有前途的選擇7
Re: [問卦] 學弟填台大電機放棄資工被罵慘選資工才是正確的選擇 只要電機系選課綁定三電一工,就是不值得讀! 當前台灣最紅的數位IC設計產業 讀資工可能比電機有優勢 首先,前端設計IC的部分資工只要學過邏輯設計、計算機組織還有Verilog或是數位系統等8
Re: [請益] 這樣算是被亂發面試嗎?長話短說,不是亂發面試, 公司的確是想找有軟體背景的來做數位IC設計和驗證, 有可能是系統端的bring up, system validation, 也有可能是UVM OOP, 反正都需要軟體跟程式設計背景,