Re: [討論] DE/DV 二刀流 是不是將來趨勢?
※ 引述《waitrop (嘴砲無雙)》之銘言:
: ※ 引述《hsujerry (NHK 宅宅)》之銘言:
: : 現在各種產品的系統都越來越複雜
: : 只做Design難看清潛藏Bug的刁鑽球路
: : 做小系統還能應付 還能考績優異
: : 升上去做大系統 就只能一看二碰三振
: : 姿勢再改也沒用 只能回去小系統稱王
: : 如果又會做DE 又會做DV的話
: : 做Design時就能用DV視角避免做出Bug
: : 做驗證時能用DE視角打遍corner use case
: : 而且只佔一人的職位跟head count budget
: : 驗證還沒進場時就先去做RTL
: : RTL生好以後就接著回去做驗證
: : 就像DE Rick跟DV 力行般的緊密合作
: : DE/DV 二刀流 是不是將來趨勢啊?
: : -----
: : Sent from JPTT on my Google Pixel 6 Pro.
: 不知道這是WBC 的大谷梗, 還是真心討論,
: 不過我真心地回答: 是的!
: 早在15-20年前 Intel (XScale) 就已經是DE/DV 二刀流,
: 當年避免球員兼裁判的情況發生,
: DE 驗證的是別人的block,
: 自己的block 給別的DE 驗證,
: 後來我又加入其他公司,
: 幾乎每一家都是DE/DV 二刀流,
: 所以單純做DE 或單純DV 真的是不好找工作,
: 尤其是純DV,
: 有時候我都覺得像是在跟老闆還有DE 乞討,
: 當然這些都是小打小鬧,
: 真正的DE/DV 重點不是在這邊,
: 以目前大系統的複雜度與龐大程度,
: 單純DE/DV 就只是求個心安而已,
: 現在大系統的重點在random 跟 架構/emulator驗證,
: 人力再怎麼去設計或是驗證都會有漏洞,
: 只有用random 去跑24hr 全年無休的方式才能找到設計的問題,
: 另外大系統沒上 emulator/fpga 跑 linux/android的話,
: 沒真的跑過那些架構與kernel testing,
: 單純用sv 寫test 就跟用投影片報告成果一樣, 在吹的而已,
: 我看過太多吹的很大的設計,
: 上emulator/fpga 一分鐘不到就破功,
: 問題多到修不完
原po要講得的應該是單靠DV很難把設計驗完
至於要不要雙刀流真的是看個人選擇
比較複雜的設計從演算法開始,電路實作到最後整合,
隨時都有一堆事要反覆檢查
近年來看到常見的DV在設計流程上的分工
大概是IP驗證,Subsystem驗證,再到chip level 驗證
這些驗證基本上是random test為主, directed test 為輔
規模越小,模擬速度越快, 驗得越細
每個階段的重點其實不太一樣
驗證計劃再嚴謹, 執行再確實
也沒有改變一件事--沒有驗完的一天
更不用說把把系統層面的規格考慮進來
例如軟體, 系統效能...
所以後面 emulation, fpga 還是得花下去
把 kernal 帶起來這些讓DV做的話, RTL simulation 會跑到天荒地老
選擇的話就會放到一開始的modeling, 後面的 emulation 和 fpga
軟韌的人進來一起買保險
結果還是沒驗完, 但是多了點信心
一件驗證的工作被拉開到更長的時間軸
需要的專長也完全不一樣
這樣也許能更有信心的花光罩的錢
DV也是是卡其中一部分
問題來了
每個環節要做的好其實是很多事要做, 很累的
這樣的狀況還想二刀流, 三刀流嗎?
ALG/DE/DV/FW/SW每個環節都是渺小的螺絲釘
想多刀流真的是天生有神力
不要自我限制多學一點是ok啦
說要雙刀以上都精通真的不容易
我個人是選擇不管做哪一個環節
多跟其他領域多交流
了解各環節長處和限制
這樣會容易一些
例如我是DE但是說得一口好的DV和ALG
這個就比較常見了
--
推
這不是很簡單?只要...
觀念正確
要看一般是驗不完叫設計的下去驗,還是會設計不完叫
驗的人下去設計就知道怎麼選了。
通常是摸的廣,但某一項摸的深,再依照個人特質來分
配任務,會比較順
59
[心得] IC驗證工程師工作經驗分享在DV工作十年,算是一個里程碑?除了分享一些心得外,也再次推廣DV這個職務。 XD 感謝遇到的所有長官、同事、還有各種機緣。 先聲明,以下都是個人經驗分享,並非表示所有公司、部門狀況。 ======= 從抄自己的文章開始 ======= 以下 Digital Designer (簡稱DE)31
Re: [討論] 資工豬屎屋職缺說到驗證DV,大致上分成三類: logic verification, architecture verification, post-silicon, 就業市場上面,九成九的DV都是做logic verification, 工作內容就跟鄉民說的一樣, 寫SV, testbench, test pattern, random-constrain,23
[討論] 入行門檻最低的是驗證嗎?數位驗證在科技業有越來越重要的趨勢 使用的工具、程式語言不外乎是SystemVerilog, UVM, Formal等等 還有一點自動化的工具,例如Perl, Tcl 不過這些東西大多要就業才會碰到,學校、資策會或自強都很少學 以新鮮人來說,面試下來即使一線dv(螃蟹、發哥)考的東西也不難16
Re: [討論] 入行門檻最低的是驗證嗎?DV 絕對不是門檻最低, 但是絕對是工作機會最多的職缺, 我知道原PO是想酸什麼, 但是職場上酸人跟被酸的從來沒少過, 我曾經面試人門檻拉高一點,14
[請益] 碩論方向選擇請益各位前輩好 開頭直接先道歉 這個標題菜到我邊打邊心虛 但是身邊實在沒什麼人可以問 只好來版上請教 小弟學士是116工學院畢業 期間修過不少電資的課15
Re: [請益] 台積電產品生產的流程?先問對題問 才能得到答案 我猜你想問的應該是從"設計>生產>驗證>上市" 以下從IC設計公司的角度來回答這個問題 正常情況下 公司Marketing team會去做一些市場調查 或拜訪客戶開案 確定收樣品的時間跟規格6
Re: [討論] GPU加速Transistor層的模擬器1. 你所描述的聽起來不是 transistor 層模擬,而是邏輯閘層次的模擬。Transistor 模 擬是指像 spice 那樣模擬時間 vs 電流之類的類比計算,就像用工具幫你做 smith 電子 學習題這樣。 2. 你內文裡面比較「cpu 指令層」, 「cycle-accurate」,「邏輯閘層」模擬,提到哪些 運算量比較大,哪些比較準,這些都是 ic 設計常識。一般公司的設計流程,在設計晶片5
Re: [討論] 入行門檻最低的是驗證嗎?其實前陣子LinkedIn上 也常有亂槍打鳥的recruiter 分不出DV/validation/DFT/testing等差別 看到翻成中文關鍵字有像就在那裡亂丟 DV的工作是用simulation驗RTL.