Re: [討論] 資工豬屎屋職缺
說到驗證DV，大致上分成三類：
logic verification, architecture verification, post-silicon,
就業市場上面，九成九的DV都是做logic verification，
工作內容就跟鄉民說的一樣，
寫SV, testbench, test pattern, random-constrain,
固然現在的DV用很多SV UVM以及OOP的概念，
但是真正用到很深的UVM OOP的公司非常少，
即使我當年在高通跟ARM,
UVM也只是公司內剛剛開始架構而已，
所以資工在logic verification的優勢沒有那麼明顯，
反而會被要求對邏輯設計的理解要很深，
比方說很多大公司的DV面試還是考設計state machine, vending machine,
標準考題是設計販賣機能夠收銅板賣飲料然後找零錢，
這個根本就是Design Engineer的考題，
很少公司的DV會去考UVM以及OOP，微軟DV有考,
更誇張的是我從前當面試官面試了上百人，
我每次都只考兩題: 用SV sorting array, reverse link-list，
（微軟DV會考這兩題），
十年來上百人面試，沒有任何一個人能夠回答這兩個問題，
你就知道業界對DV的程式設計能力要求有多低
而且logic verification真的就是Design Engineer的小弟，
是Design Engineer賞口飯給小弟吃的，
你要驗證的block必須是DE願意給你驗，
完全看DE臉色，不要相信什麼資深工程師才能當DV的鬼話
相對而言，
architecture verification, post-silicon才是真的吃經驗跟資工系的專長，
但是這種缺非常少，
因為大部分的IC設計都很小也不太需要這兩項，
除非你的設計非常大而且也跟CPU AI相關才會比較需要這兩項，
而且CPU AI的設計對architecture還有軟體專長的要求非常重視，
比方說，CPU AI設計必須有相對應的compiler, os driver/kernel,
這個已經完全跳脫邏輯設計的層面，
不管你的邏輯設計多好，
要是不懂軟體，編譯器以及OS的概念，
你設計出來的晶片就是垃圾，
即使是logic bug-free也是一樣垃圾，
這才是資工系在這地方最拿發揮才能的地方
比方說，當年我在做SnapDragon的時候，
有一套ARM architecture tests, 大概幾百萬個tests,
這是個ARM給的公版 architecture tests，
ARM要求必須all pass才能賣晶片，
這個就像是個black box testing一樣，
而且是你完全不能改的tests,
當時有幾個fail是真的架構設計出了問題，
只有跑在特殊的軟體/compiler/OS場景才會發生，
這個DE根本不懂也不會debug,
只有資工背景的人才有辦法抓出問題，
當年我在高通就是帶一群人做這個，
全公司我應該是最懂整個ARM架構的人，
同樣的設計AI晶片，
你必須在上面跑各式各樣的ML Model做驗證,
這也非常需要資工跟軟體的背景，
至於post-silicon是另外一個故事了，
這個更是需要資工跟軟體背景，
基本上我在各大公司最後也是關鍵的部分都是post-silicon的地方，
裡頭故事很多
※ 引述《jpopaholic (日音スキ)》之銘言：
: ※ 引述《Kuba4ma ()》之銘言：
: : 目前所知資工去豬屎屋的職缺
: : 好像就演算法和軟韌體最為大宗
: : 軟韌體聽說是在擔屎
: : 會寫C就好 工作較操 很缺人 比較不看重學歷(四中碩就可以進一線)
: : 相對演算法就可能要四大學碩畢
: : 我這樣的理解有錯誤嗎
: 會嗎，理論上資工有部分會碰到電機的部分
: 電機也會碰到資工的部分
: 像計算機組織，資工和電機都會碰到，只是一個必修另一個選修
: 數位電路設計/實驗 資工和電機都會碰
: ....
: 畢竟軟硬體相輔相成
: 我論文幾乎都在做hadoop
: 還是一樣進豬屎屋，就算面試講論文出來豬屎屋的人也多半聽不懂
: 所以誰說資工只能進這兩個職位
: 你有兩把刷子照樣也可以當DD
: 雖然我是DV
: 我還聽過光電進DV的
: 雖然不論DD或DV電機比較多就是了
: 但是目前DV比較熱門，而且比較不限科系
: 畢竟DD和DV都是差不多想法會進入驗不到的盲點
--
鏈接反轉在CS是送分題
Quick sort和merge sort也是必背考古題，幾乎是要能夠隨
時隨地默寫出來答案
太麻煩了 一加一等於二就可以讓64位元加法器測試通過
你這樣說出來，那個推文說de leader該由dv當的臉很腫
如果設計CPU, 的確是architecture dv帶著DE改設計, 因為一切以軟體, 架構, compiler, OS為主， DE是不能有意見的
很猛
所以年薪有上看千萬嗎
高通薪水很低啦！當然沒有，做身體健康的
應該有五十鎂
非相關產業，請問原PO的意思是有九成DV做的事，DE也能做，
只是多找一個小弟來做的意思嗎？但剩下一成的DV才是晶片設
計的領航人
大部分logic verification的工作DE都可以做， 在很多地方(高通, ARM, Intel等公司)，DE跟DV是互相驗對方的設計， DE A 設計 block A, 驗證block B, DE B 設計 block B, 驗證block A, 當然有些DE不懂SV或是寫的不好，就需要專職的DV幫忙驗證
說真的要做CPU的時候不管你是EE或CS背景都要把computer
architecture 弄得很熟, architecture compliance tests應
應該是要做到DE/DV都有能力debug才是正解
DV DE 還是差蠻多的@[email protected]~但找工作DV好找很多
對於自己設計的東西驗證的強度應該要大於公版ACK才對
這是不可能的事情， 現在設計都很複雜也很大， 大部分的bug都是在幾個block之間發生， 尤其是protocol and timing之類的， 單獨一個block驗到爛掉也找不到這些bug 如果拉高到architecture跟系統層面， DE block沒有上層系統軟體在跑根本不可能抓到問題
※ 編輯: waitrop (24.4.131.164 美國), 06/21/2020 13:22:46看來這位大大都繞了一圈 現在應該是某A公司
不過做硬再怎麼做 薪水軟的還是屌打
q.sort(); q.reverse(); 寫完了
的確很多人回答這個答案，但是這不是我要的， 就像是你去面試軟體工程師刷題，你總不能說call API就好
sv不是本來就有array sort嗎…
UVM現在好多都要了 Bcom IBM 甚至WD都要
top level測到的問題值得回block level檢討為什漏掉
感謝經驗分享
螃蟹有考UVM不同transactor如何傳遞
所以現在到底是誰在說台灣資工不好只能出國的
連豬屎屋非軟韌都有職缺
Compiler 也是在做 Porting 吧。現在那需要設計Compiler
是資工「學生」不屑豬屎屋的天花板情結比較重吧，豬屎
屋的電機工作內容有涵蓋資工領域，淺一點的電機自己cove
r，深一點的公司傾向找純軟，但偏偏資工「學生」說那根
本不能算是，已經是夕陽產業了
跟面板一樣夕陽的夕陽產業～ 資工魔人學生會給你下這種
結論
推經驗分享
推
專業給推
跪求內推
我做過兩年的arch dv，真的很好玩
那陣子應該是我工作以來學到最多東西的時候
arch dv要做到頂尖，真的是從arch到sw stack都要弄得很清晰
然後我們team面試新人也是考C++和arch為主
後來會離開主要是受不了整天跟一堆自己不會debug又自作聰明
的老印DE吵架...
感謝分享
post silicon 可以多講一點嗎? 是指刷fail ic? or?
樓上 軟體就是上帝，哪怕再廢的程式都不能出錯
除非從作業系統到編譯器到原始碼都有自製的掌控力
推分享
Formal verification其實也蠻適合資工作的
台灣找的到formal verification的職缺嗎
偏偏現在很多人只會call api
formal verification 台灣公司有用越多越多的趨勢，但
現在還不成氣候，Cadence Synopsys formal Tool 開發
還比較多接觸機會
call api何錯之有?
Call api 沒錯，只會 call api 有錯
謝謝前輩分享，在oversea_job就看過你的許多熱心分享
文 :)
感謝分享
![Re: [討論] 讀應用數學系 我該去哪？](https://img.youtube.com/vi/QczUochGy8I/mqdefault.jpg "Re: [討論] 讀應用數學系 我該去哪？")