PTT評價

Re: [請益] Serdes 數位設計前景

csfgsj 發表於 2021/1/27 上午9:34:43
看板Tech_Job標題Re: [請益] Serdes 數位設計前景作者
csfgsj
 (人在江湖走 那能不挨揍)時間推噓 6 推:6 噓:0 →:4

※ 引述《zeroforcing (ZF)》之銘言：
: 各位版友好,
: Serdes數位部分網路上資訊似乎相對少...
: 本身也有和c版友相同的問題,
: 目前自己查跟問的方向或內容,
: 看起來似乎是在做DCDR(digital filter?)跟PLL的部分,
: 不知道我的理解有沒有問題,
: 也想了解數位在serdes的發展,
: 謝謝!

對於現今的IC裝置來說
Serdes 已經是一種不可或缺且至為關鍵的元件
看看目今的通訊匯流排(接口)，Ex. PCI-E, SATA, USB, Ethernet, FC ....etc.
哪一個不是串列埠
尤其是那種高速的串列埠，phy的好壞反而是產品成敗的關鍵
雖然比起Logic迴路設計，Serdes比較乏味
卻是在IC設計中，比較難以掌握的一塊，也是決定勝負的一塊

如果將IC設計所需要做的部分分成：FW、Logic迴路、Serdes(phy)三塊
則我看到的趨勢是：FW及Serdes 這兩塊是越來越大，
而Logic迴路這一塊則是越來越小

以上，是我這個曾經沾過邊的人 隨便說說，有內行的人 再來補充或指正吧！

--

※ PTT 留言評論
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 218.32.249.24 (臺灣)
※ PTT 網址
※ 編輯: csfgsj (218.32.249.24 臺灣), 01/27/2021 09:36:12
推

p23j8a4b9z01/27 10:00Serdes缺少難進 而且幾乎都外包ip 像google amaz還會

→

p23j8a4b9z01/27 10:00找數位的 如果能做數位還是去數位比較好

→

dslite01/27 10:04難度很高 台灣有公司敢做？

聽過的故事(道聽途說) 以前Avago 併LSI 時，Avago的PHY 能做到100G，LSI PHY 只能做到12G 後來LSI的PHY 就通通改用 Avago的PHY，然後原來的LSI PHY 部門就整個被裁掉 (一堆印度阿三回家吃自己) Avago(現在的Broadcom)也賣了不少Serdes給華為(一年數億美金) 高速的Serdes華為自己也做不出來，所以千方百計想要偷別人的技術 (自己也曾被獵人頭諮詢過，怕被告不敢多說)

推

zeroforcing01/27 11:09p大不好意思 您指的數位是?

雖然PHY出了IC 就通通是類比的問題，但是對於IC內部來說 終究是要Logic 線路部門相連接的，如資料的通道，操控PHY的Register等 這些也還都是Logic型態的(介面)所以PHY也是會有數位的東西要處理 至於如何從數位的設定轉換到類比迴路的操控，那又是另外一個問題

※ 編輯: csfgsj (218.32.249.24 臺灣), 01/27/2021 12:09:23
推

tneduts01/27 12:41ADC based serdes

推

shaobel01/27 16:17傳統數位還要負責eq train, 如果是adc base的話數位就

→

shaobel01/27 16:17更重要了

推

zeroforcing01/27 20:18回d大, 據了解, 有M/N/R/M31/GUC

→

zeroforcing01/27 20:18感謝版友的回答

推

huijun01/29 23:14ADC based的serdes,因為把問題都丟到數位去處理
同系列文章
Re: [請益] Serdes 數位設計前景
其他人也閱讀了
PTT 熱門相關