PTT評價

[心得] 台大電子甲(ICS數位)正取心得(代po)

看板graduate標題[心得] 台大電子甲(ICS數位)正取心得(代po)作者
mark861121
(photon)
時間推噓 5 推:5 噓:0 →:5

我沒帳號,請同學代po個。
大二的時候就有開始規劃考研,一路到大四都受到ptt板友心得文的幫助,獲益匪淺,因此也想要回饋一下心得給大家,讓有志考取台大ICS數位的同學作參考。

背景:
113電子物理(雙主修電子系),本人推甄系排29%左右。
重要的ICS相關科目都有稍微維持成績在8~90左右。
大二開始在學校修電子學(一)時就開始嗑smith原文書了,每次考試前都一定逼自己把期中期末範圍讀完一次,閒暇之餘還會寫幾題類題。也就是因為這樣看到台大ICS只考電子一科時毫不猶豫地投考。

成績:
英文A 59(違規被扣分,詳情可以看下面為甚麼XDD)
電子學D 65
口試 91

正取第四名
http://i.imgur.com/UIo7g8T.jpg

考試準備:
#七月---九月(暑假):
這時候根本還沒有考研的氣氛,那時候我還跑去玩電物營,雖然說暑假還是有念一點點書,但其實進度不甚理想,頂多就只有跟上劉銘彰老師的進度複習,後面習題都沒寫,而且當時我還有準備工數、線代、計組,最後整個暑假都沒什麼進度。

還有因為一開始我沒有考台大的打算,那時候交大電子有五年碩的計畫,本來打算甄選上了(通常成績要很好才能),我就直接跟我當時的大學部專題教授,那時候推薦信還找他寫,原本以為穩穩上,結果…落榜。
當時我還蠻錯愕,因為我知道我系排推交大乙B有可能會沒上,當下馬上調整心態開始準備,目標放在台大ICS數位與交大乙C組

#十月---十一月中
因為雙主修的關係,開學後(大四上)我還是必須修一大堆課,沒記錯應該有四~五個主修XDD,而且都是小硬的課。就這樣到學期中時發現同時準備台聯大和台大根本不可能(當時考科,台大:電子學,台聯: 工數、線代、計組),加上交大乙B推甄結果不是很理想,我開始有點心態崩潰,停滯了幾天的讀書計畫並沉澱心情之後,考量到自己的強項是電子學,決定專心考台大ics,放棄了其他科目。

這邊建議如果你想要考台大,真的不要又同時準備台聯,因為考科完全不同會讓你吃不消!!電子學也會被其他科目拖累。

我重新訂定只有電子學和英文的讀書計畫,smith拿起來狂嗑,這時候的我已經非常有決心,除了吃飯睡覺外都在念書,每天念書時間絕對有超過十小時。

這時候我盡全力跟上劉老師的進度,在下次上課之前會盡量把絕殺和smith看完,並自己挑一些smith後面的problem來寫,選題的依據大概是:我看到這題感覺不會或是感覺很重要我就寫,還有一到兩顆星的一定寫,有時候甚至該section”全部”寫完(會變超強XDDD)。前面有提到這時候我已經不眠不休地念書了,所以寫完其實不難。

關於絕殺後面的精選範例,我也是全寫,因為那個都是劉老師精選的常考題,有幾題寫完還真的會學到很多東西。

再來分享一下我寫題目的方式: (如圖)
http://i.imgur.com/9PkeJdF.jpg



我用平板把題目截下來寫,用onenote每個章節都分類清楚,寫錯的或重要的題目會打星號,之後回來複習。平板大大提升了我的念書效率也幫助我可以省去帶原文書和一大堆白紙寫題目的麻煩,私心推薦大家可以用平板讀書XDDD

還有,我會把前一天原文書讀的東西用onenote整理起來,隔天再複習一次,結果證實這個方法真的超級有效率!!附上我整理的筆記截圖:
http://i.imgur.com/em9hMEI.jpg



#十一中---一月中(寒假前)
題庫班差不多這時候開始,當時劉老師發了電子名人堂,我花了差不多一到兩個月寫這本(差不多是一天十題的量),名人堂要寫完,真的會發現很多你之前讀沒發現的東西,然後今年台大電子學第二題某種程度上算是被名人堂猜中了…考試的時候有暗爽!

這段期間我對學校課業有點心不在焉,全心全意準備電子學,上補習班的課下課都纏著劉老師瘋狂地問,就算是一點點不清楚的地方,我都把它問到懂為止,而這樣的方式也在實際考試幫助很大!很多時候你根本不知道自己問題出在哪,劉老師是很有經驗的老師,他覺得知道你問題在哪,會重頭到尾給你細心地講解一次!印象最深刻是我問他為甚麼two-stage OP算output pole為甚麼要背公式而不能像一顆MOS那樣直接拆下來直接看,我只是畫了two-stage OP和一個CE的圖還沒講話老師就直接開始跟我解釋我的問題…我覺得他很扯…XDDD



#寒假---考試
在這個時間點之前,應該就要讀完所有範圍,我自己是已經讀完SMITH原文書至少兩次,重要章節可能三次了! 然後開始寫考古題,規定自己每天一回保持手感,台大ICS和台大電信我寫十年、成大只寫了個兩三年當作手感練習用(因為成大很簡單所以那天讀很累沒力寫台大就來寫成大比較輕鬆哈哈)

寫ics考古說真的…很挫折,發現怎麼寫就是無法高分,每年題型變化都很大,範圍也都不一定,根本無法預測他會考甚麼。後來我整理出兩點法則,在這邊和大家分享:

1. 台大很常是一張考卷中有一題爆難,若實際考試真的出了這種題目,直接忽略不要浪費時間。
2. 選擇題全對才給分,因此小細節概念一定要念熟,也一定要全拿,因為選擇題相對計算題來說比較不會有粗心錯,出的東西也不會那麼難(我覺得啦XD)
以上只是我個人看法,不完全對。

再來就是考試前要找一個習慣的地方讀書,因為這段時間絕對是黃金時期!很有可能這時候拚一波就會剛好讀到很多考試的東西。這段期間我也持續都有在把smith後面星號和我覺得我不會的題目寫一寫,但是真的太多了最後剩下了一點點沒寫完(是比較不重要的那些章節)

#考試當天
抱持平常心,之前不知道在哪裡看到一句話(好像是ptt版友引述詹皇的話),「practice like you’re second ,play like you’re the first」。這句話我覺得很有道理,考試當天請對自己抱有信心去應試!

然後講一個考試時的小插曲,我不知道我的手機關機了鬧鐘鈴聲還是會響QQ,考英文的時候違規被扣分…大家記得考試時要檢查手機喔(好啦應該沒人像我這麼笨),然後跟今年的考生說聲抱歉嗚嗚嗚,我的手機真的很吵。

第一關:吳安宇教授
一進去就看到他已經把我的簡報上填的成績都做了一些筆記,看起來他應該是都細讀過了。他首先叫我自我介紹,然我有提到自己雙主修電子工程系,他說很好很好。
接下來叫我介紹專題,然後我就快速在一分鐘左右重點式地講述一遍(我在家已經練得滾瓜爛熟,雖然現場很緊張但我覺得我還是講的不錯),然後他就說我的專題目前聯發科有人做一樣的(反正就聊天)。再來叫我講一下研究方向和參加活動營隊的經驗(吳大猷科學營和tsmc種子營)做了甚麼事。

最後拿出一張紙上面有兩個CMOS INV串連起來的buffer圖,旁邊有他的實際layout,
問我說怎麼提升這個電路的速度,我說加大VDD、或是透過製程方面降低Vt都可以使電流變大以提升速度,他說還有呢?我沉默一陣子後說出也可以加大W/L的值,他說很好,然後五分鐘到,我離開。

然後他好像還有說我的修課成績都還不錯,該具備的能力(Python,matlab,Verilog…等)都有這樣很不錯,出教室後覺得這關還算順利。

第二關:陳景然教授
進去後叫我自我介紹和介紹專題,結束後也是開始亂聊一通(專題細節、我的活動經驗…之類的),然後說我的能力和成績看起來都還ok,就結束這關了,也沒問我問題。但是離開前他叫我幫他把白板擦一擦,上面畫的是一個CMOS INV後面有掛一個寄生電容,看起來是上一個人有激戰過XD,但我不知道為啥我沒被問問題就是了。

第三關:闕志達教授
這關一進去老師板著一張嚴肅的臉,心理覺得挫賽,叫我去黑板前站著自我介紹還有專題。在這邊跟大家建議,自我介紹和專題你要講甚麼最好直接背起來,如果是闕老師這種問法你看不到你自己製作的簡報,如果你沒背熟你會因為緊張而講不好。芭樂流程結束後他就開始問我的專題,因為我專題有用到神經網路,他開始問我是利用哪一種神經網路去解決我的問題,我說過程中有用到DNN、RNN兩種,他問我RNN是哪一種架構(我心裡想說:乾,也問太細,還好我有稍微複習我的專題),我說是用LSTM(RNN的一種類型)。接下來他就突然說我用DNN的方法是錯的吧?我整個傻住,他ꐊS問那你DNN架構是甚麼?我說Fully connected而且疊三層,他說這樣不夠train到接近100%吧,你應該還有用甚麼東西吧?(我簡報有放一個我training的結果) 我說我還有另外加一些feature,但是後來的結果證實是利用RNN比較好。他才輕輕點點頭。

再來他又問說你大學部應該不只做一個專題吧?我覺得他問這個很莫名其妙@@,我簡報上沒說我有另外一個專題,我猜他大概是看我雙主修才這樣問。但其實我還真的有另外一個專題,是關於光學加AI的主題,我簡單介紹後時間就差不多了,最後問我系排,我說差不多20%左右,他說那你成績還不錯哀~ 然後結束離開。

第四關:呂良鴻教授
其實一進去的時候看到他我想說應該蠻簡單,我就有點鬆懈(因為之前板友友遇到他的問的都還算簡單),但這次他直接問爆我,而且連自介和專題都沒問劈頭就來考我。
第一題:
為甚麼現在數位都用CMOS製程技術,是甚麼原因非CMOS不可?

我這題卡蠻久,前面還亂答了甚麼類比數位比較好相容之類的錯誤答案,但最後我答出正確答案,因為CMOS靜態功耗為零,他點點頭。

第二題:
請你說明static logic和dynamic logic是甚麼?

我猜他的意思應該是在講smith教科書裡面講的那個dynamic MOS,我就先回答了dynamic是用電容儲存資料,他問我那個電容是特別另外加的嗎?我說不是,是本來就有的寄生電容,再來static logic我亂答一通,我最後投降,他告訴我答案是他是利用短路VDD和GND來達成資料儲存目的,我才 喔~~

第三題:
請你告訴我propagation delay和rise time的定義?
我說propagation delay是0到VDD,他說0是甚麼?我說就是GND,再來我說rise time是0.2VDD到0.8VDD的時間。再來問我那他們差別是甚麼?然後我腦袋混亂不知道他到底要我幹嘛,也因為我有點不熟精確的定義所以答不太出來,我說不會。然後時間就差不多到了。

總體我覺得我這關答的不好



-----
Sent from JPTT on my Xiaomi Redmi Note 5.

--

※ PTT 留言評論
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.72.252.187 (臺灣)
PTT 網址

alan824650 03/25 21:58恭喜上榜

ac19970216 03/25 22:01真的強推推

AngryFatAss 03/25 22:10好險是扣在英文(?

sen570130 03/25 22:58推雙主修大神

hsnuyi 03/25 23:23第三題有點悲劇 然後CMOS在某些製程下漏電

hsnuyi 03/25 23:24漏的亂七八糟XD

hsnuyi 03/25 23:27混合訊號系統clk是很髒的 有一大堆頻率會

hsnuyi 03/25 23:28灌到類比那 會需要做防護

hsnuyi 03/25 23:29闕20年前就在做NN了 用類比電路XD

dangerousair 03/26 07:29好厲害