Re: [請益] IC設計真的比較好嗎

爽不爽這種事情很難說，
即使同公司甚至同個組，
光是做的項目不同就有天堂跟地獄的差別，
就更不要提公司之間的爽度差別，
但是用同職等同年資跟同樣一線大廠來做大致的比較，
一線廠IC設計的薪資跟福利是遠勝GG，
差個兩倍都有可能，

至於爽度而言，GG就比較像是在當兵，
扣除掉爽兵跟倒楣兵這些特例，
GG大致就是固定輪三班，工作穩定，工時穩定，
公司也是大到不能倒，
要是願意，幹到退休也是可以的

IC設計的公司跟工作穩定度就差距非常非常大，
很多IC設計的公司快速起來又快速掉下來，
就跟當年發哥的一代拳王理論一樣，
題材一過，流行或是技術一過去，
就要馬上換題目換項目，
不然不是公司倒閉就是整組解散，

工時方面，tapeout前幾個月加班加到快掛，
曾經有整個禮拜睡在公司裡，
但是tapeout完得一兩個月就會自動放假，
整組幾乎找不到人在公司裡，

HLS tool這種東西個人認為距離實用階段還很遠，
如果是SoC階段連接IP, 塞IP這種事情，
十幾年前每家大廠都有自己內部的工作在做這塊，
沒人真的用手連或是用手碼RTL去連SoC，
至於用在IP內部設計，這又跟IP的初衷相違背，
IP就像是寫程式最底層的lib/function call,
要求的是最快最省空間甚至最省電，
最好還能夠是bug free, 我連驗證都省了，
然後HLS剛好完全相反，
HLS耗電耗空間速度慢，
每次出來都不太一樣，bug free都讓人懷疑，
唯一的優點就是開發超快

※ 引述《OBTea (明珠)》之銘言：
: ※ 引述《timtim01 (我不是阿宅 是鄉民)》之銘言：
: : 豬屎屋有爽和不爽的 同公司也有分爽和不爽的
: : 夠爽的豬屎屋 很多都很低調 每天準時下班 頂多TP前要加班 抓一些root cause
: : 不爽的豬屎屋 人力永遠不夠 天天過得跟GG差不多的工時
: : 但是GG不能帶手機 滑滑line和FB 領的錢和GG差不多 能不能帶手機 以及自由度是否OK: : 都會影響要不要去GG的意願 但是豬屎屋很重視學歷 至少台灣前面8間電資碩士
: : 比較有機會進去 待久了 再去跳其他start up 賭一波 就財富自由了
: : 豬屎屋去拚IPO上市的機會 比 其他產業更高 尤其大股東是系統廠的 那IPO幾乎是穩的: : 台GG只是很穩 去貸款利率會很低 但是台GG升遷不容易 到33 就會被一堆博士卡
: : 小間豬屎屋穩穩做 搞到公司沒有你就會垮 這樣就好了 台GG不太可能這樣
: : 現在一堆 HLS tool 只要spec夠明確 基本上只剩下驗證比較燒腦 驗證的夠齊
: : 會出問題的機會不高
: 回一個離題的地方，目前台灣豬屎屋用 HLS 的應該還不多
: 大多使用情景是有 IP 臨時要安插進 IC 才會啟用
: HLS 的優勢在於想法變成 RTL 的開發時間短
: TLM 模擬速度也飛快
: 缺點是設計出來的 IP 面積往往過大
: 目前聽過最誇張的是 10 倍以上
: ECO 也是個問題
: 固然有 EDA 公司運用 LEC 工具做自動化 ECO
: 但是現在的合成工具都太過於強大
: 以至於 LEC 工具定位不到 netlist 中的 IP
: 使得自動化 ECO 需要用到整份 netlist 下去做
: 有些大一點的系統整個流程跑完就大概六七天起跳
: 越接近 Tapeout 階段的 ECO 都會要求三四天完成
: 基於以上的理由 台灣豬屎屋 RTL 還是人寫的比較多

--

RISC-V use Scala/Chisel

A number of languages have been applied to creating RISC-V IP cores including a Scala-based hardware description language, Chisel,[110] which can reduce the designs to Verilog for use in devices.

是呀！之前公司還不會這麼操， 唯一的缺點就是整組被裁員解散， 每次換工作都是跳火坑，越換越操

我們一個項目都是做一兩年， TO完之後大部分的人會把PTO用光，大概是一個月， 少數人會請到兩個月， anyway, 都是過去式了

對於SoC跟產品組而言，他們要求拿到的IP必須bug free, 因為他們並不想花時間或是驗證IP， 當然如果是直接跟ARM買IP， 又會變得有耐心跟ARM一起驗證IP