[請益] Verilog、SystemVerilog、SystemC各自的

TsmcEE 09/13 22:26lib

fxp87117 09/13 22:27其實這個網路上都找得到，動手好嗎

bombilla 09/13 22:28作業自己做...

maxking3388 09/13 22:28問這個問題也太外行了吧

OBTea 09/13 22:33怎麼沒問為什麼用Python寫？

choiceurbest09/13 22:34為什麼不Google呢

ayn77543740309/13 22:35去electronics版問

bluesox 09/13 22:42建議你修課 保證一定理解

LaFrante 09/13 22:44google就有的東西,自己做作業

Ethical 09/13 22:45因為爽啊

lturtsamuel 09/13 22:59把vhdl擺哪裡

Archier 09/13 23:16Turbo C 不好嗎？

uxijgil 09/13 23:36好歹也分享你的看法跟疑問處

dslite 09/13 23:38推薦Boland C

ak532892 09/13 23:58作業文

hsnuyi 09/14 01:04改IP用Verilog 幫DV修正AIP用SV 跟Arm co-sim用Sy

hsnuyi 09/14 01:04sC 外加寫script用Perl 四個願望一次滿足

wju1230 09/14 02:23RTL你可以寫C阿 至少看很多人都當C寫 XD

GarySu1104 09/14 03:21VHDL也可以用

book7 09/14 05:12作業自己做

antis 09/14 06:56作業文

el3qu4 09/14 11:37Verilog 優缺點網路上都找得到…

hj980036 09/14 13:26自己的作業自己做

delaluna 09/14 14:47RTL當C寫應該會直接爆炸吧@@

f1256421 09/14 15:50我寫verilog都for迴圈開爆

zles966218 09/14 17:00我直接把verilog當軟體在寫

hamerted 09/14 17:59其實我猜原po只是真的菜了一點而已，這個問題也不

hamerted 09/14 17:59算是很爛啦，幫你補個血

fxp87117 09/14 18:02不合成沒差啦，要syn的話...

Leo930057 09/14 19:45幫補個血，沒真的都用過，

Leo930057 09/14 19:45很難知道實際差別QQ

foodordertw 09/14 21:23生態不一樣

luckyBF 09/15 01:01verilog 我都自己寫爆迴圈

fallen01 09/18 01:33您會不會刪文